本课程以数字集成电路FPGA/CPLD设计工作过程为导向，使学生熟悉FPGA结构和工作原理，掌握Verilog HDL设计数字硬件建模方法，熟悉FPGA设计通用IP协议处理，掌握FPGA/CPLD设计方法和设计流程，掌握FPGA数字系统设计方法与技巧，初步具备用verilog硬件描述语言实现复杂数字系统设计的能力，学会使用Vivado和Modelsim开发工具进行HDL数字系统设计与验证，具有FPGA电子产品设计与测试能力。